MULTIPLE CIRCUIT BOARD

Publication number: JP1191491

Publication date:

1989-08-01

Inventor:

TSUNASHIMA EIICHI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H05K1/14; H05K3/34; H05K1/14; H05K3/34; (IPC1-7):

H05K1/14


- european:

Application number: JP19880016068 19880127 Priority number(s): JP19880016068 19880127

Report a data error here

Abstract of JP1191491

PURPOSE:To make it possible to perform high density mounting at a low cast at high reliability, by fixing and connecting the electrodes of chip type electronic components to printed electrodes dedicated for soldering in an insulating rectangular parallelopiped body, and overlapping a plurality of circuit boards through said chip type electronic components so as to form a unitary body. CONSTITUTION: Conductor chips 3 are to be provided between a first mounting board 1 and a second mounting board 2. The conductor chips 3 are mounted on the first mounting board 1 together with other surface mounting components, i.e., so-called chip type electronic components 8, so that conductors 4 agree with solders 5. Solders 7 are printed on conductive surface 6 of the other prepared second mounting board 2. The upper surfaces of the conductor chips 3 are brought into contact with the solders 9. A mounting gap J between the first mounting board 1 and the second mounting board 2 is determined by a height H of the conductor chip 3. Tin-lead (weight ratio of 63-37) can be used for the solder. The low temperature solder containing bismuth or the solder containing silver can be also used. A heater source for heating upper and lower parts at the same time is desirable. As the kinds of the heat sources, any of infrared rays, direct infrared rays and electric heating can be used. A conveying device wherein the following conditions can be controlled is desirable: e.g., 215 deg.C+ or -5 deg.C and 15 seconds + or -1 second.





Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報(A) 平1-191491

®Int.Cl.⁴

識別記号

庁内整理番号

◎公開 平成1年(1989)8月1日

H 05 K 1/14

F - 7454 - 5F

審査請求 未請求 請求項の数 1 (全3頁)

国発明の名称 多重回路板

②特 頭 昭63-16068

②出 顧 昭63(1988) 1月27日

⑩発明者 綱 原

瑛 一

大阪府門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

砲代 理 人 弁理士 中尾 敏男 外1名

明 輝 書

1、発明の名称

多重回路板

2、特許請求の範囲

絶録性直方体に、印刷形成したはんだ付け専用の電極を有し、同電極にチップ型電子部品の各電極を固確接続するとともに、前記チップ型電子部品を介して複数の回路基板を重ねて一体とした多重回路板。

3、発明の詳細な説明

産業上の利用分野

本発明は、電子機器に用いる回路甚板に関し、とりわけ、複数の回路板の積み重ね構造に関する。

従来の技術

従来、複数の回路板としては、まず第1に即品が上下の表層のみに配置されている場合には、スルーホールめっき接続を有する多層配線板が、ガラス布蓋材エポキシ樹脂積層材料を用いて製造されていた。また、セラミック質の多層配線板も、

スルーホール接続を備えて一部製造されている。

次に、第2の方法として、部品が回路板の間流に存在する場合について回路基板の四隅に貫通孔を加工し、四本柱を通す構造物が容易に考えられる。また、第3の方法として、セラミック基金を設け、の空面をメクライズして、リード線を設け、その空面をメクライズして、リード線を移り、その空面をメクライズに、かつ間隔に配置したの路板とした構成で、かつてマイクロモジュールと呼ばれていたものがある。

発明が解決しようとする課題

複数の回路板を重層に領成する目的は、回路的 品の実践密度を高め、高い信頼性を保ってもち上・ る。第1の多層配線板では、表層、すなわち上・ は困難である。しかも高価である。第2の四本社 をたててつなぐ構造は、一下線或はコネクタマイク で、電気的結線は別にリード線或はコネクタマイク で、でおこなわなければない。第3のマイク ロモジュール構成は、多数のリードまたは選子 はんだ付けがおこないにくく、量産的手法でなく、従って、製造コストの高い欠点があった。また、リードの曲りがありリードの形状保持性も良くない欠点もある。

課題を解決するための手段

作用

本発明による構成では、第1基板面、第2基板 面及びチップ型電子部品の電低面に、同じ融点の はんだペーストを用いることができ、更にはんだ

チップ型電子部品8と共に導体4とはんだ5に合 致させて軟度する。別に用意した第2度装基板2 の導体面9に印刷したはんだ9に導体チップ3の 上面を対応して当接する。この導体チップ3の高 さ片により、第1実装基板1と第2実装基板2と の実装間除了がきまる。例えば、第1実装基板1 に高さ1、25mmの磁器コンデンサチップを実装 した状態で導体チップの高さHを1.50mに設 定して、0.25mmのギャップを第1実療基板1 と第2実装基板2との物理的間隙として得る。第 1 実装基板1 と第2 実装差板2 との間隙はほぼ導 体チップ3の高さ(1,50 m)と、導体8及び導 体4の厚さ(15 µm×2)、それに、はんだ5及び 同9の厚さ(15 u m×2)として、約1.56 mm となる。 差板厚さを1.0 mmとすれば、 差板配置 中心間核は2.56 mmとなる。はんだは用例の多 い鍋ー鉛(重量比率63-37)のものでよい が、時としてビスマス入りの低温はんだ、銀入り ははんだも用いられる。加熱源は上下のいずれか 一方は好ましくなく、上下同時加熱のものが温度 付けを多層でおこなうことができる。

実施例

第1図に本発明の実施例を示す。1は第1実校 番板、2は第2実袋基板介在させる導体チップ3 を第1実袋基板1に他の表面実装部品、いわゆる

分布性がよい。熱源の種類は、赤外、直赤外、電 熱のいずれでもよいが、例えば215℃±5℃ 15±1秒のはんだ付け実行条件の制御可能な拠 送袋質としてあることが望ましい。

発明の効果


本発明により、第1に実装基板の多単化を、りード線・端子を使用することなく、おこなになる、で、位置不整・幾子コストの増大を招かないに関係子コストの増加に位置がある。第3に接続は、多の表の表ででは、第3に接続は、多の表の表ででは、12を増加される。第3に接続は、多を増加させず、はんだのゆるみ、部品の熱的促信を招かない。

よって、高線度実装を低いコストで、信頼性高 く実施することができる。

4、図面の簡単な説明

第1図、第2図は本発明実施例の組立以前、組 立後の状態を示す各断面図である。 1 ……第1 実装基板、2 ……第2 実装差板、3 ……等体チップ、4 ……第1 基板の導体、5 ……4 に印刷したはんだ、6 ……第2 基板の導体、7 ……6 に印刷したはんだ、8 ……第1 実装差板に実装する表面装着部品、9 ……8 に形成した電板、10 ……第2 実装基板に実装する表面装着部品。

代厘人の氏名 弁理士 中尾敏男 ほか1名



節 2 図

